Ardavan Maleki Tehrani 09/832,029 April 9, 2001 CLIPPEDIMAGE= JP408274530A

PAT-NO: JP408274530A

DOCUMENT-IDENTIFIER: JP 08274530 A

TITLE: ADAPTIVE ARRAY ANTENNA SYSTEM

PUBN-DATE: October 18, 1996

**INVENTOR-INFORMATION:** 

NAME

TAKEYA, SHINICHI YAHAGI, KAZUMI

**ASSIGNEE-INFORMATION:** 

**NAME** 

**COUNTRY** 

TOSHIBA CORP

N/A

APPL-NO: JP07076467

APPL-DATE: March 31, 1995

INT-CL (IPC): H01Q003/26; G01S007/02; H01Q025/02

# ABSTRACT:

PURPOSE: To prevent a main beam direction and an unwanted wave suppressing direction from being restricted.

CONSTITUTION: Planar arrays having different antenna opening lengths on respective lines of antenna elements 11-MN are formed, and element output signals are bisectedly opening and analogously added for each line by analog beam forming circuits 21-2M so that two Σ beams can be formed. Next, two Σ beams are respectively frequency-converted and converted into digital signals by signal processing parts 31, 32, 41 and 42, digital beam formation is performed by main beam forming circuits 51 and 52 while using the output signals of respective signal processing parts, and the sum and difference beams are formed from the output signals of two signal processing parts by a hybrid adder circuit. Then, adaptation processing is performed by an adaptive beam forming circuit 70 concerning main beam components acquired by the main beam forming circuits based on the signal of selection control channel obtd. through the combination of at least parts of hybrid input/output signals, and unwanted signal components contained in the respective components are suppressed.

COPYRIGHT: (C)1996,JPO

# (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平8-274530

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl. <sup>6</sup>	識別記号	<b>庁内整理番号</b>	FΙ	技術表示箇所
H01Q 3/266			H01Q 3/26	С
G01S 7/022			G01S 7/02	D
H 0 1 Q 25/022			H 0 1 Q 25/02	

## 審査請求 未請求 請求項の数4 OL (全 11 買)


(21)出願番号	特願平7-76467	(71)出願人	000003078 株式会社東芝
(00) (I) ## P!	Web a be (1005) 0 2017		神奈川県川崎市幸区堀川町72番地
(22)出顧日	平成7年(1995)3月31日	(72)発明者	
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝小向工場内
		(72)発明者	矢作 和美
	·		神奈川県川崎市幸区小向東芝町1番地 株
		-	式会社東芝小向工場内
		(74)代理人	弁理士 鈴江 武彦
•			

# (54) 【発明の名称】 アダプティプアレイアンテナ装置

# (57)【要約】

【目的】主ビーム方向、不要波抑圧方向に制約を与えな いようにする。

【構成】 アンテナ素子11~MNの各列でアンデナ開口長が異なる面アレイを形成し、アナログビーム形成回路21~2Mにより素子出力信号を列毎に開口2分割しアナログ合成して2つのΣビームを形成し、信号処理部31、32、41、42により2つのΣビーム出力をそれぞれ周波数変換してデジタル信号に変換し、主ビーム形成回路51、52により各信号処理部の出力信号を用いてデジタルビーム形成を行い、ハイブリッド合成回路101~10Lにより2つの信号処理部の出力信号から和、差のビームを形成し、アダプティブビーム形成回路70によりハイブリッド入出力信号の少なくとも一部の組み合わせの選択制御チャンネルの信号に基づいて主ビーム形成回路で得られる主ビーム成分についてアダプテーション処理を行って各成分に含まれる不要信号成分を抑圧するようにした。



1

## 【特許請求の範囲】

【請求項1】特定方向に沿って複数列に配置され、各列 でアンテナ開口長が異なる面アレイを形成する複数のア ンテナ素子と、

これら複数のアンテナ素子の出力信号を列毎に開口 2分割し、それぞれの列でアナログ合成して第1、第2:のΣビームを形成するアナログビーム形成手段と、

前記第1、第2の∑ビーム出力を直接または周波数変換 した後デジタル信号に変換する信号処理手段と、

この信号処理手段から出力されるデジタル信号を用いて デジタルビーム形成を行うことによりΣビーム、ΔAZ ビーム、ΔELビームを得る主ビーム形成手段と、

前記信号処理手段から出力されるデジタル信号の和と差をとることにより和ビームと差ビームを形成するハイブ リッド合成手段と、

このハイブリッド合成手段の入力信号、出力信号の少なくとも一部の組み合わせにより制御チャンネルを選択し、選択制御チャンネルの信号に基づいて前記主ビーム 形成手段で得られる Σビーム、 ΔΑΖビーム、 ΔΕ Lビームについてアダプテーション処理を行って各成分に含まれる不要信号成分を抑圧するアダプティブビーム形成手段とを具備し、

任意の方向に対して制御チャンネルのレスポンスがあり、かつ任意の方向に制御チャンネル選択について複数の自由度があることを特徴とするアダプティブアレイアンテナ装置。

【請求項2】前記アナログビーム形成手段は、前記主ビーム形成手段の入力のうち制御チャンネルとして選択しない入力に対応する列の出力について、前記ハイブリッド合成手段の代わりにΣビームとΔビームを形成するよ 30うにしたことを特徴とする請求項1記載のアダプティブアレイアンテナ装置。

【請求項3】第1の方向に沿って複数列に配置されて面アレイを形成する複数のアンテナ素子と、

これら複数のアンテナ素子の出力信号を複数列で開口2分割し、それぞれの列でアナログ合成して第1の∑ビーム及びΔビームを形成する第1のアナログビーム形成手段と

この手段の選択列以外の列で互いに位相中心が異なる位置にサブアレイを形成し、サブアレイのアンテナ素子出力をアナログ合成して第2のΣビームを形成すると共にサブアレイで分割される領域のアンテナ素子出力を加算して第3のΣビームを形成する第2のアナログビーム形成手段と、

前記第1、第2のΣビーム出力を直接または周波数変換した後デジタル信号に変換する第1の信号処理手段と、前記第3のΣビーム出力及び前記Δビーム出力を直接または周波数変換した後デジタル信号に変換する第2:の信号処理手段と、

前記第1の信号処理手段の第2の $\Sigma$ ビーム出力と前記第 50 割して仰角方向の和ビーム $\Sigma$ 1 $\sim$  $\Sigma$ Mの和と差をとって

2の信号処理手段の第3のΣビーム出力をデジタル加算 する加算手段と、

この手段から出力される $\Sigma$ ビームと前記第1の信号処理 手段の第1の $\Sigma$ ビームとの $\Sigma$ ビーム及び $\Delta$ AZビームを 得る第1の主ビーム形成手段と、

前記第2の信号処理手段のΔビーム出力からΔELビームを得る第2の主ビーム形成手段と、

前記第1の信号処理手段の第2のΣビーム出力の少なくとも一部の組み合わせにより制御チャンネルを選択し、

選択制御チャンネルの信号に基づいて前記第1、第2の 主ビーム形成手段で得られるΣビーム、ΔAZビーム、 ΔELビームについてアダプテーション処理を行って各 成分に含まれる不要信号成分を抑圧するアダプティブビ ーム形成手段とを具備し、

任意の方向に対して制御チャンネルのレスポンスがあり、かつ任意の方向に制御チャンネル選択について複数の自由度があることを特徴とするアダプティブアレイアンテナ装置。

【請求項4】前記アダプティブビーム形成手段は、前記 選択制御チャンネルにリミッタをかけるようにしたこと を特徴とする請求項1、3いずれか記載のアダプティブ アレイアンテナ装置。

#### 【発明の詳細な説明】】

[0001]

【産業上の利用分野】この発明は、アンテナアレイに入力される不要信号を自動的に抑圧するアダプティブアレイアンテナ装置に関する。

[0002]

【従来の技術】従来の1次元のデジタルビームフォーミング(以下、DBFと記す)を行うアレイアンテナ装置は、放射素子出力のうち仰角方向もしくは方位方向のいずれか一方の信号をアナログ合成し、その出力に対して周波数変換及びデジタル変換を行った後、デジタルビームを形成するように構成される。

【0004】和ビーム $\Sigma1\sim\Sigma$ Mの出力と差ビーム $\Delta1\sim\Delta$ Mの出力は、それぞれ周波数変換器31、32で周波数変換され、アナログ/デジタル(以下A/Dと記す)変換器41、42でデジタル信号に変換された後、主ビーム形成回路51、52によりデジタルビーム形成される。主ビーム形成回路51は、方位方向に開口2分割して仰角方向の和ビーム $\Sigma$ Mの和と差をとって

2

和ビームΣと方位ビームΔAZを得る。また、主ビーム 形成回路52は、仰角方向の差ビームΔ1~ΔMを方位 方向に加算して仰角ビーム△ELを得る。

【0005】上記1次元DBF方式のアレイアンデナ装 置において、主ビーム形成回路51、52に含まれる不 要波を抑圧する方式として、例えばA/D変換器4.1、 42のデジタルの和ビーム及び差ビームのうちいずれか 一方 (図16では差ビームの場合を示している)を制御。 チャンネルb1~bMとしてアダプティブビーム形成回 路70に入力し、このアダプティブビーム形成回路70 10 に設けられたプリプロセッサ回路及びキャンセレーショ ン回路を用いて、不要波を抑圧する方式がある(特許第 1816548号参照)。

【0006】ここで、プリプロセッサ回路は制御チャン ネルに含まれる複数の不要信号成分を分解する機能を持 ち、キャンセレーション回路は分割された不要信号成分 を用いてビーム出力に含まれる不要信号成分を抑圧する 機能を持つ。

【0007】上述の不要波抑圧方式について、図17か ら図21を参照してその処理動作と問題点を説明する。 まず、和ビームΣ1~ΣMを制御チャンネルとする場合 について説明する。図17に制御チャンネルを選択する 列の例を示し、図18に和ビームΣ1〜ΣMの制御チャ ンネルパターンを示す。

【0008】今、図19に示す方向から不要波が到来す る場合を考える。この場合、アダプテーションを行うこ とにより、不要波方向にアンテナのヌルが形成される が、方位方向の1次元に配置された制御チャンネルを用 いてアダプテーションを行っているため、1次元の軸 になる。

【0009】したがって、不要波は抑圧できるが、不要 波方向以外の円錐状のヌルの方向には主ビームを形成で きないことになる。これは、主ビーム形成方向に制約を 与えることになり、例えばレーダシステムとしては好ま しくない。

【0010】次に、差ピーム△1~△Mを制御チャンネ ルとする場合について説明する。制御チャンネルを選択 する列の例は図17と同様である。図20に差ビ―ム△ 1~△Mの制御チャンネルパターンを示す。

【0011】今、図21に示す方向から不要波が到来す る場合を考える。この場合、アダプテーションを行って も、主ビーム方向にレスポンスを有しない制御チャンネ ルを用いているため、主ビームには影響を与えない。但 し、差ビームを制御チャンネルとしているため、差ビー ムのヌル方向から不要波が到来すると、この不要波を抑 圧できないことになる。

【0012】また、制御チャンネルとするサブアレイの 位相中心は、図17に示すように1次元の軸に並んでい る。このため、制御チャンネルとして和ビームまたは差 50 の手段の選択列以外の列で互いに位相中心が異なる位置

ビームのみを選択する場合には、1次元の軸に直交する 方向に自由度がなく、その方向から到来する複数の不要 波を抑圧することができない。

## [0013]

【発明が解決しようとする課題】以上述べたように従来 のアダプティブアレイアンテナ装置では、和ビームまた は差ピームのいずれか一方を制御チャンネルとして用い ているため、主ビーム形成方向ならびに不要波抑圧方向 に制約を与えるという問題があった。

【0014】この発明は上記の課題を解決するためにな されたもので、主ビーム方向ならびに不要波抑圧方向に 制約を与えないDBIF方式のアダプティブアレイアンテ ナ装置を提供することを目的とする。

### [0015]

【課題を解決するための手段】本願第1の発明に係るア ダプティブアレイアンテナ装置は、特定方向に沿って複 数列に配置され、各列でアンテナ開口長が異なる面アレ イを形成する複数のアンテナ素子と、これら複数のアン テナ素子の出力信号を列毎に開口2分割し、それぞれの 列でアナログ合成して第1、第2のΣビームを形成する アナログビーム形成手段と、前記第1、第2のΣビーム 出力を直接または周波数変換した後デジタル信号に変換 する信号処理手段と、この信号処理手段から出力される デジタル信号を用いてデジタルビーム形成を行うことに よりΣビーム、ΔΑΖビーム、ΔΕLビームを得る主ビ ーム形成手段と、前記信号処理手段から出力されるデジ タル信号の和と差をとることにより和ビームと差ビーム を形成するハイブリッド合成手段と、このハイブリッド 合成手段の入力信号、出力信号の少なくとも一部の組み (図ではy軸)に対称な円錐状のヌルが形成されること 30 合わせにより制御チャンネルを選択し、選択制御チャン ネルの信号に基づいて前記主ビーム形成手段で得られる  $\Sigma$ ビーム、 $\Delta$ AZビーム、 $\Delta$ ELビームについてアダプ テーション処理を行って各成分に含まれる不要信号成分 を抑圧するアダプティブビーム形成手段とを具備し、任 意の方向に対して制御チャンネルのレスポンスがあり、 かつ任意の方向に制御チャンネル選択について複数の自 由度があることを特徴とする。

> 【0016】また、第1の発明において、前記アナログ ビーム形成手段は、前記主ビーム形成手段の入力のうち 制御チャンネルとして選択しない入力に対応する列の出 力について、前記ハイブリッド合成手段の代わりにΣビ ームと△ビームを形成するようにしたことを特徴とす

【0017】本願第2の発明に係るアダプティブアレイ アンテナ装置は、第1の方向に沿って複数列に配置され て面アレイを形成する複数のアンテナ素子と、これら複 数のアンテナ素子の出力信号を複数列で開口2分割し、 それぞれの列でアナログ合成して第1のΣビーム及びΔ ビームを形成する第1のアナログビーム形成手段と、こ

にサブアレイを形成し、サブアレイのアンテナ素子出力 をアナログ合成して第2のΣビームを形成すると共にサ ブアレイで分割される領域のアンテナ素子出力を加算し て第3のΣビームを形成する第2のアナログビーム形成 手段と、前記第1、第2のΣビーム出力を直接または周 波数変換した後デジタル信号に変換する第1の信号処理 手段と、前記第3のΣビーム出力及び前記Δビーム出力 を直接または周波数変換した後デジタル信号に変換する 第2の信号処理手段と、前記第1の信号処理手段の第2 のΣビーム出力と前記第2の信号処理手段の第3のΣビ 10 る。 ーム出力をデジタル加算する加算手段と、この手段から 出力される Σビームと前記第1の信号処理手段の第1の ΣビームとのΣビーム及びΔΑΖビームを得る第1の主 ビーム形成手段と、前記第2の信号処理手段の4ビーム 出力から Δ E L ビームを得る第2の主ビーム形成手段 と、前記第1の信号処理手段の第2のΣビーム出力の少 なくとも一部の組み合わせにより制御チャンネルを選択 し、選択制御チャンネルの信号に基づいて前記第1、第 2の主ビーム形成手段で得られるΣビーム、ΔΑΖビー ム、ΔΕLビームについてアダプテーション処理を行っ 20 て各成分に含まれる不要信号成分を抑圧するアダプディ ブビーム形成手段とを具備し、任意の方向に対して制御 チャンネルのレスポンスがあり、かつ任意の方向に制御 チャンネル選択について複数の自由度があることを特徴 とする。また、第1、第2の発明において、前記アダプ ティブビーム形成手段は、前記選択制御チャンネルにリ ミッタをかけるようにしたことを特徴とする。

# [0018]

【作用】本願第1、第2の発明においては、異なる指向 性形状を持ち、かつ任意の軸に対して複数の自由度を持 30 つ制御チャンネルが構成でき、任意の方向からの複数の 不要波を抑圧することができる。ここで、制御チャンネ ルはリミッタがかけられ、主ビームの乱れは少なくでき る。

## [0019]

【実施例】以下、図1から図15を参照してこの発明の 実施例について詳細に説明する。まず、図1乃至図10 を用いてこの発明に係る第1の実施例について説明す る。尚、図1において図16と同一部分には同一符号を 付して説明する。

【0020】図1は1次元FBF方式のアダプティブア レイアンテナ装置の構成を示すブロック図である。図1 において、各アンテナ素子11~MNに入力された信号 は、アナログビーム形成回路21~2Mにより仰角方向 に合成される。アナログビーム形成回路21~2Mの開  $\Box 2$ 分割された和ビーム出力 $\Sigma 11 \sim \Sigma 1$  M及び $\Sigma 21$ ~Σ2Mの高周波信号 (RF信号)は、直接またはそれ ぞれ周波数変換器31、32により中間周波数信号(I F信号) に変換された後、A/D変換器41、42によ り I 信号 (同相成分) とQ信号 (直交成分) のデジタル 50 ~713L3、…、713L (L-1)) で以下の演算

信号に変換される。

【0021】各チャンネルのデジタル信号は、それぞれ ハイブリッド回路81~8Mに入力される。ハイブリッ ド回路81~8Mは具体的には図2に示すように構成さ れ、入力A、BについてA+B、A-Bを演算出力す る。 すなわち、ハイブリッド回路81~8Mからは、Σ 1 i ′ とΣ2 i ′ ( i = 1~M) の和と差の演算よりそ れぞれ $\Sigma$ 1~ $\Sigma$ M及び $\Delta$ 1~ $\Delta$ Mが出力される。これら の信号はさらに主ビーム形成回路51、52に入力され

6

【0022】主ビーム形成回路51、52は一般に図3 に示すように構成されている。ここでは主ビーム形成回 路51を代表して説明する。 図3において、入力された デジタルの和ビームΣ1~ΣMは、それぞれ順次遅延時 間の異なる遅延回路 511で所定の遅延が与えられた 後、演算セルA (5 1 2 1 1 ~ 5 1 2 M 1) に入力され ると共に演算セルA (51212~512M2)に入力 される。

【0023】演算セルA(51211~512M1、5 1212~512M:2)は、図4に示すように乗算器A 1及び加算器A2で構成され、以下の演算を行う。

 $Yout = Yin + W \cdot Xin$ 

W;振幅、位相ウェイト(複素ウェイト) つまり、素子入力Xinに複素ウェイトWを乗じて隣接セ ルからの信号Yinを加算して出力Yout とする。

【0024】演算セルレA(51211~512M1、5 1212~512M2)はシストリックアレイ状に接続 され、これにより一方端から主ビーム出力が得られる。 この際、主ビーム形成回路51において方位方向に開口 2分割して仰角方向の和ビームΣ1~ΣMの和と差をと ることにより、ビーム和出力Σとビーム方位出力ΔΑΖ が得られる。一方、主ビーム形成回路52においては、 **仰角方向の差ビームΔ1~ΔMを方位方向に加算するこ** とにより、仰角出力△ELが得られる。

【0025】ここで、不要波を抑圧するため、図1に示 すように、Σ1i′、Σ2i′及びΣi、Δiの一部ま たは全部を組み合わせて不要波が到来する方向に対して レスポンスをもつように、かつ任意の軸に対して制御チ ャンネルの位相中心が複数の自由度を持つように、し個 の制御チャンネルb 1~b Lを選択して、アダプティブ ビーム形成回路70個人力する。この制御チャンネルの 選択及び選択された制御チャンネルのアンテナパターン の例をそれぞれ図8及び図9に示す。

【0026】図5はアダプティブビーム形成回路70の 内部構成を示すもので、制御チャンネルはそれぞれプリ プロセッサ回路71回に入力され、順次遅延時間の異な る遅延回路711でタイミングが合わされた後、演算セ ルB(7121~712L)及び演算セルC(7132 1~713L1, 71332~713L2, 71343 7

が行われる。

【0027】演算セルB

Yout1(n) = Xiin(n)

Yout2 (n) = X iin\* (n) / | X in (n) |

演算セルC

 $W(n) = a \cdot W(n-1) + g \cdot Xout(n-1) \cdot Y$ in2(n-1)

 $Xout(n-1) = Xin (n-1) - Yin1(n-1) \cdot W$ (n-1)

a;定数

n;サンプリング時間

\*:複素共役

g;定数

演算セルBは、図6に示すように、規格化部B1及び複 素共役化部B2で構成されるもので、素子入力Ximを出 カYout1とすると共に、素子入力Xinを規格化部B:1及 び複素共役化部B2を直列に介して出力Yout2とする。 【0028】演算セルCは、図7に示すように、乗算器 C3、加算器C4、サンプル遅延器C5、係数器C6、 係数器C7及びリミッタC8を用いて現サンプルの複素 20 ウェイトW (n) とすると共に、乗算器C2で1サンプ ル前の出力Yout1 (n-1)と1サンプル前の複素ヴェ イトW (n-1) とを乗じ、これを減算器C1で1サン プル前の素子入力 Xin (n-1) から減じて出力 Xout (n-1) とする。

【0029】つまり、演算セルBは入力電力の規格化を 行い、演算セルCは入力Xinの成分のうちYinと相関を もつ信号成分を取り除くものである。これらの演算セル B、Cを図5のプリプロセッサ回路710に示すように シストリックアレイ状に接続すると、各段はグラムシュ 30 ミットの直交化を用いて入力信号を分解した場合と同様 の出力が得られる。これらの分解された信号は、図5に 示すキャンセレーション回路720に入力される。

【0030】このキャンセレーション回路720に入力 された分解信号は、順次時間の異なる遅延回路721を 介してシストリックアレイ状に接続された演算セルC  $(72211 \sim 72231, 72212 \sim 72232,$ …、7221L~7223L)に入力される。

【0031】すなわち、このキャンセレーション回路7 20は、主ビーム形成回路51、52の各出力に含まれ 40 る不要信号をプリプロセッサ回路710の分解信号を用 いて抑圧するものである。つまり、主ビーム形成回路5 1、52の和ビームΣ、方位ビームΔAZ及び仰角ビー ムAELがそれぞれ各列に入力され、これらのビーム出 力うち大電力を有する成分が順次除去され、最終段の演 算セルC (7221L~7223L) にはアダプデーシ ョンが行われたビーム出力が得られる。

【0032】上記欄成において、不要波を抑圧する場合 の処理動作を説明する。不要波を抑圧する際には、制御 チャンネルのうち不要波方向にレスポンスをもつチャン 50 明に係る第2の実施例を説明する。尚、図12において

ネルが動作する。したがって、複数の方向をもつ不要波 の場合には、それぞれの不要波方向にレスポンスをもつ 制御チャンネルが動作することになる。

【0033】ここで、和ビーム制御チャンネルでは、ア ダプティブピーム形成回路70の演算セルCに設けられ たリミッタC8で複素ウェイトWを制限し、アダプテー ションによって主ビームを乱さないようにしている。リ ミッタC8でのリミット値は、主ビームのサイドローブ を抑圧できる程度に選択すればよい。

10 【0034】したがって、上記構成によるアダプティブ アレイアンテナ装置は、異なる指向性形状を持ち、かつ 任意の軸に対して複数の自由度を持つ制御チャンネルが 構成できるので、任意の方向からの複数の不要波を抑圧 することができる。また、制御チャンネルに対してリミ ッタをかけるようにしているので、主ビームの乱れを少 なくすることができる。

【0035】尚、上記実施例では、アダプティブビーム 形成回路70の構成として、プリプロセッサ回路710 とキャンセレーション回路720を用いたオープンルー プ方式の場合について述べたが、クローズドループ方式 等の場合についても適用できる。

【0036】図10はその構成を示すもので、キャンセ レーション回路7201~7203を用いたクローズド ループ方式としている。各制御チャンネルb1~bしは 各キャンセレーション回路7201~7203の演算セ ルCを構成する乗算器C2、C3に入力され、図7で説 明した場合と同様の演算が行われる。

【0037】ここで、7201の回路において、各乗算 器C2の出力は加算器C9で加算された後、減算器C1 で和ビームΣから減算され、これによってアダプティブ ビームΣが得られる。以下、アダプティブビームΔΑ Z、ΔELについても他のキャンセレーション回路ア2 02、7203によって同様にして得られる。

【0038】以上、単ビームの場合について説明した が、図11に示すようにマルチビーム形成にも適用でき る。この構成は図1の構成を複数(図では2系統)にし たもので、他の構成については全く同じである。尚、図 11において、図1と同一部分には同一符号を付して示 し、また、拡張された系統の同一部分には同一符号 に「′」を付して示し、それぞれの説明を省略する。

【0039】尚、上記実施例では、仰角方向にアナログ ビームを形成し、方位方向にDBFを行う場合について 説明したが、方位方向にアナログビームを形成し、仰角 方向にDBFを行う場合にも適用できることは勿論であ る。また、和ビーム ン、方位ビーム A A Z 及び仰角ビー ムAELのモノパルスビームを形成する場合について述 べたが、和ビームΣのみ形成する場合についても同様の 方式が適用できる。

【0040】続いて、図12から図15を用いてこの発

図1と同一部分には同一符号を付して説明する。図12 は1次元FBF方式のアダプティブアレイアンテナ装置 の構成を示すブロック図である。

【0041】図12において、各アンテナ素子11~M に入力された信号は、アナログビーム形成回路21~ 2 Mにより仰角方向にモノパルス合成されて $\Sigma$  j と  $\Delta$  j (j=1~M-L) を得る。ここで、アナログビーム形 成回路のうち、一部の列からは制御チャンネル信号を取 り出すためのサブアレイ出力 $\Sigma$  s i (i=1~L) とそ れ以外の信号が取り出され、後者の信号はアナログ合成 10 器91~9Lにより合成されて $\Sigma$  o i (i=1~L) を 得る。

【0042】これらの信号は直接または周波数変換器31、32により中間周波数信号(IF信号)に変換された後、A/D変換器41、42によりI信号(同相成分)とQ信号(直交成分)のデジタル信号 $\Sigma$  j  $^{\prime}$  、 $\Delta$  j  $^{\prime}$  (j=1~M-L)と $\Sigma$  s i  $^{\prime}$  、 $\Sigma$  o i  $^{\prime}$  (i=1~L)に変換される。ここで、「 $^{\prime}$  」はアナログ信号をデジタル信号に変換したことを表す。

【0043】これらの信号のうち $\Sigma$ si'と $\Sigma$ oi'は 20 デジタル加算器 $101\sim10$ Lに入力される。これらの デジタル加算器 $101\sim10$ Lは図13に示すように入 力A、Bを加算してA+Bとして出力するものである。 すなわち、 $\Sigma$ si"と $\Sigma$ oi'はデジタル加算器 $101\sim10$ Lにより加算され、これにより $\Sigma$ soi'(i= $1\sim$ L)が得られる。

【0044】デジタル信号 $\Sigma$ j´、 $\Delta$ j´、 $\Sigma$ soi´はさらに主ビーム形成回路51、52に入力される。主ビーム形成回路51、52は図3に示した構成と同様である。主ビーム形成回路51において、入力デジタル信 30号 $\Sigma$ j´(j=1~M-L)と $\Sigma$ soi´(i=1~ L)は、それぞれ順次遅延時間の異なる遅延回路511で所望の遅延が与えられた後、演算セルA(51211~512M1)に入力されると共に演算セルA(5121212~512M2》に入力されて、前述の演算処理が行われる。

【0045】すなわち、方位方向に開口2分割して仰角 方向の和ビーム $\Sigma$  j( $j=1\sim$ M-L)と $\Sigma$ soi '( $i=1\sim$ L)の和と差をとることにより、ビーム和出 力 $\Sigma$ とビーム方位出力 $\Delta$ AZが得られる。同様に、主ビ 40 一ム形成回路52において、仰角方向の差ビーム $\Delta$  j( $j=1\sim$ M-L》を方位方向に加算することにより仰 角出力 $\Delta$ ELが得られる。

【0046】ここで、不要波を抑圧するため、図12に示すように、不要波が到来する方向に対してレスポンスをもつように、かつ任意の軸に対して位相中心が複数の自由度を持つように制御チャンネル∑si′(i=1~L)を選択して、アダプティブビーム形成回路70に入力する。この制御チャンネルの選択及び制御チャンネルのパターンの例をそれぞれ図14及び図15に示す。

10

【0047】尚、アダプティブビーム形成回路70の内部構成は図5または図10に示したものと全く同構成であるので、ここではその説明を省略する。すなわち、上記構成によっても、位相中心が制御チャンネル毎に異なっているため、不要波を抑圧する際には、制御チャンネルのうち不要波方向にレスポンスをもつチャンネルが動作する。したがって、複数の方向をもつ不要波の場合には、それぞれの不要波方向にレスポンスをもつ制御チャンネルが動作することになり、任意の方向からの複数の不要波を抑圧することができる。

【0048】ここで、第1の実施例と同様に、和ビーム制御チャンネルについて、アダプティブビーム形成回路70の演算セルCを設けられたリミッタC8で複素ウェイトWを制限することで、アダプテーションによって主ビームを乱さないようにすることができる。

## [0049]

【発明の効果】以上説明したようにこの発明によれば、 主ビーム形成方向ならびに不要波抑圧方向に制約を与え ないDBF方式のアダプティブアレイアンテナ装置を提 供することができる。

## 【図面の簡単な説明】

【図1】 この発明に係る第1の実施例としての1次元 DBF方式のアダプティブアレイアンテナ装置の構成図 である。

【図2】 図1に示したハイブリッド回路の具体例を示す構成図である。

【図3】 図1に示した主ビーム形成回路をシストリックアレイ方式により実現する場合の構成図である。

【図4】 図3に示した主ビーム形成回路の演算セルAの の具体例を示す構成図である。

【図5】 図1に示したアダプティブビーム形成回路をシストリックアレイ方式により実現する場合の構成図である。

【図6】 図4に示したアダプティブビーム形成回路の 演算セルBの具体例を示す構成図である。

【図7】 図4に示したアダプティブビーム形成回路の 演算セルCの具体例を示す構成図である。

【図8】 同実施例の制御チャンネルの選択を示す図である。

【図9】 同実施例の制御チャンネルのアンテナバター ンを示す図である。

【図10】 図1に示したアダプティブビーム形成回路をクローズドループのシストリックアレイ方式により実現する場合の実施例を示す構成図である。

【図11】 この発明をマルチビーム形成へ応用した場合の構成図である。

【図12】 この発明に係る第2の実施例を示す構成図である。

【図13】 図12に示した加算回路の具体例を示す構 50 成図である。 1 1

【図14】 同実施例の制御チャンネルの選択を示す図 である。

【図15】 同実施例の制御チャンネルのアンテナパタ ーンを示す図である。

【図16】 従来の1次元DBF方式アダプティブアレ イアンテナ装置の構成図である。

【図17】 従来の不要波抑圧方式において、和ビーム または差ビームのみを選択する場合の制御チャンネルの 列の例を示す図である。

【図18】 図17の例における和ビームを制御チャン 10 41,42…アナログ/デジタル変換器 ネルとして選択した場合のアンテナパターンを示す図で

【図19】 従来の不要波抑圧方式において、和ビーム を制御チャンネルとした場合の問題点を説明するための 図である。

【図20】 図17の例における差ピームを制御チャン

12

ネルとして選択した場合のアンテナパターンを示す図で ある。

【図21】 従来の不要波抑圧方式において、差ビーム を制御チャンネルとした場合の問題点を説明するための 図である。

## 【符号の説明】

11~MN…アンテナ素子

21~2M…アナログビーム形成回路

31,32…周波数変換器

51,52…主ビーム形成回路


70…アダプティブビーム形成回路


81~8M…ハイブリッド回路


91~9し…アナログ合成器

101~10L…デジタル加算器


【図1】 【図2】 2M 【図13】 Σ ΔAZ 21 22








| (図10) | (図20) | (U20) | (U




アンテナ南口面 円錐上のヌル 不要液 ・y (DBFを行うチャンネル軸)

【図19】

【図12】





【図16】

